

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-147887

(43)Date of publication of application: 07.06.1996

(51)Int.Cl.

G11B 20/10 H03H 17/00 H03H 21/00 H03M 13/12 H04L 25/497

(21)Application number: 06-285206

(71)Applicant: HITACHI LTD

HITACHI VIDEO IND INF SYST INC

(22)Date of filing:

18.11.1994

(72)Inventor: SAIKI EISAKU

ASHIKAWA KAZUTOSHI

MITA SEIICHI


SUZUMURA SHINTARO MIYAZAWA SHOICHI HIROOKA TSUGUYOSHI

(54) DECODING CIRCUIT AND REPRODUCING DEVICE

(57)Abstract:

PURPOSE: To enable high-precision data sampling by converting the signals processed by a PR processing means into digital data based on the timing of reference clocks.

CONSTITUTION: AGC control is carried out by adjusting the gain of the VGA 6 using sample values converted into digital signals by means of an A/D converter 8. And a PLL controller 16 controls sampling clocks 101 at the time of converting the sample values into digital signals by the A/D converter 8. At the time of accessing, a disk controller 24 instructs to control an actuater controller 26, which calculates the moving speed and the number of moving tracks of the magnetic head using the output signals from a servo positioning detection section and, based on the results of this calculation, drives an actuater 3 through an actuater driver 27 to control the positioning of a magnetic head.



LEGAL STATUS

[Date of request for examination] 05.03.2001 [Date of sending the examiner's decision of 27.07.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]



[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-147887

(43)公開日 平成8年(1996)6月7日


(51) Int.Cl. ⁶ G 1 1 B 20 H 0 3 H 17 21 H 0 3 M 13	/00 B	庁内整理番号 9463-5D 8842-5J 8842-5J 8730-5K	FΙ	技術表示箇所			
H04L 25		9199-5K					
			審査請求	未請求 請求項の数5 OL (全 15 頁)			
(21)出願番号	特顯平6-285206		(71)出顧人	000005108 株式会社日立製作所			
(22)出顧日	平成6年(1994)11	平成6年(1994)11月18日		東京都千代田区神田駿河台四丁目6番地			
			(71)出顧人	000233136			
			株式会社日立画像情報システム 神奈川県横浜市戸塚区吉田町292番地				
			(72)発明者	72)発明者 斉木 栄作			
				神奈川県川崎市麻生区王禅寺1099番地 株			
				式会社日立製作所システム開発研究所内			
			(72)発明者	芦川 和俊			
				群馬県高崎市西横手町111番地 株式会社			
				日立製作所汎用半導体本部内			
			(74)代理人	弁理士 富田 和子			
				最終頁に続く			

(54) 【発明の名称】 復号回路および再生装置

(57)【要約】

【目的】 A/D変換器を備える再生装置において、高 精度データサンプリング化、高速データ転送化、低消費 電力化、低コスト化を実現する。

【構成】 符号化され、変調された信号を入力し、入力 した信号を基準クロックに基づいて遅延させ、遅延させ た信号と入力した信号とをアナログ信号で加算すること によりPR処理を行なう。加算した信号を、A/D変換 器で基準クロックに基づいてディジタル値に変換し、変 換されたディジタル値に基づいてビタビ復号を行なう。 A/D変換器の前段でPR処理を行なうことで、周波数 帯域を低くできるため、高精度なデータサンプリングが 可能となる。



【特許請求の範囲】

【請求項1】符号化されたデータが記録されている記録 媒体から信号を読み出す読み出し手段と、

前記読み出し手段により読み出された信号を、アナログ 信号においてPR (Partial Response) 処理を施すPR 処理手段と、

前記PR処理手段により処理された信号を、基準クロッ クのタイミングに基づいてディジタルデータに変換する A/D変換器と、

前記A/D変換器により変換されたディジタルデータを 10 波形等化する波形等化手段と、

前記波形等化手段により波形等化されたディジタルデー タを復号する復号手段と、

前記波形等化手段により等化されたディジタルデータに 基づいて前記基準クロックの生成を行なうPLL手段と を有することを特徴とする復号回路。

【請求項2】請求項1において、前記PR処理手段は、 前記読み出し手段により読み出された信号を、前記基準 クロックに基づいて前記読み出し手段により読み出され た信号より遅延させた信号と、前記読み出し手段により 読み出された信号とを加算することを特徴とする復号回 路。

【請求項3】データが記録されている記録媒体から信号 を読み出す読み出し手段と、

前記読み出し手段により読み出された信号を、前記基準 クロックに基づいてサンプルし、当該サンプルした信号 をホールドするサンプル/ホールド手段と、

前記サンプル/ホールド手段によりホールドされた信号 を、基準クロックのタイミングに基づいてディジタルデ ータに変換するA/D変換器と、

前記A/D変換器により変換されたディジタルデータを 波形等化する波形等化手段と、

前記波形等化手段により波形等化されたディジタルデー タについてPR (Partial Response) 処理を行ない、当 該PR処理されたディジタルデータを出力するPR処理 手段と、

前記PR処理手段より出力されたディジタルデータを復 号する復号手段と、

前記波形等化手段により等化されたディジタルデータに を有することを特徴とする復号回路。

【請求項4】符号化されたデータが記録されている記録 媒体から信号を読み出す読み出し手段と、

前記読み出し手段により読み出された信号を、アナログ 信号においてPR(Partial Response)処理を施すPR 処理手段と.

前記PR処理手段により処理された信号を、基準クロッ クのタイミングに基づいてディジタルデータに変換する A/D変換器と、

前記A/D変換器により変換されたディジタルデータを 50 の概略構成を図15に示す。図15に示す磁気ディスク

波形等化する波形等化手段と、

前記波形等化手段により波形等化されたディジタルデー タをビタビ復号する復号手段と、

前記波形等化手段により等化されたディジタルデータに 基づいて前記基準クロックの生成を行なうPLL手段

前記読み出し手段を制御する制御手段と、

前記復号手段により復号されたデータを出力する出力手 段とを有することを特徴とする再生装置。

【請求項5】符号化され、変調された信号を基準クロッ クに基づいて復号化する復号方法であって、

符号化され、変調された信号を入力するステップと、 入力した信号を前記基準クロックに基づいて遅延させる ステップと、

当該遅延させた信号と、前記入力した信号とをアナログ 信号として加算するステップと、

当該加算した信号を、前記基準クロックに基づいてディ ジタル値に変換するステップと、

当該変換されたディジタル値に基づいてビタビ復号を行 なうステップとを有することを特徴とする復号方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、A/D変換器を備える 復号回路およびその再生装置に関し、特に、磁気ディス ク装置など記録再生装置に好適なA/D変換器を備える 復号回路およびその再生装置に関するものである。

[0002]

【従来の技術】磁気ディスク装置に代表される磁気記録 再生装置では、年々、高密度記録が進み、大容量化を実 現している。また、ユーザニーズと髙密度記録化によ り、データ転送速度の高速化や装置の小型化が進んでい

【0003】装置の高性能化、小型化を実現するには、 電子回路のLSI化が不可欠である。LSI化は、部品 点数、実装面積の削減、高性能、高機能化に大きく役立 つものである。最近の磁気ディスク装置では、半導体技 術の進歩により、アナログ信号を取扱う複数の機能部 と、ディジタル信号を取扱う複数の機能部とを1チップ にまとめたアナログ/ディジタル混在LSIが活用され 基づいて前記基準クロックの生成を行なうPLL手段と 40 ている。代表的なものにリード/ライト信号処理系LS

> 【0004】リード/ライト信号処理方式は、高密度記 録化に大きく寄与するもので、最近では、最尤復号検出 によるパーシャルレスポンス (PRML: Partial Resp onseMaximum Likelihood) を利用したデータ再生処理方 式が実用されつつある。PRMLの公知例としては、特 開平1-143447号公報、特開昭61-12991 3号公報に記載されている技術がある。

> 【0005】PRMLを用いた従来の磁気ディスク装置

装置は、信号情報を磁気信号として磁気記録媒体1に記 録したり、磁気記録媒体1上の磁気信号を電気信号に変 換する磁気ヘッド2と、トラッキング制御およびアクセ ス制御の際に磁気ヘッド2を移動させるためアクチュエ ータ3と、磁気ヘッド2へ書き込みデータ信号を送出し たり、磁気ヘッド2から再生された電気信号を増幅する プリアンプ4と、プリアンプ4により増幅された信号を 常に適正な振幅に制御し出力する電圧制御型可変ゲイン アンプ(VGA) 6と、VGA6により一定の振幅に制 御された再生信号のノイズ除去を行うためのフィルタ7 10 と、フィルタ出力をディジタル信号に変換するためのA /D変換器8と、A/D変換器8により変換されたディ ジタル信号のナイキスト等化を行うためにディジタルト ランスバーサルフィルタで構成された波形等化器10 と、波形等化器出力に対して、PR4処理のためのPR 処理器11([1+D] 回路で構成)と、PR処理器1 1の出力に対してビタビ復号を行うビタビ復号器18 と、ビタビ復号器18の出力データに対して復調を行う 復調器19と、上位装置であるホストコンピュータ(図 示せず)との間のデータ転送、各ブロックの制御を行な うディスクコントローラ24と、フィルタ出力102か らヘッド位置決めを行なうためのサーボ位置決め検出手 段25と、サーボ位置決め検出手段25の出力を入力し て、アクチュエータ制御信号を出力するアクチュエータ コントローラ26と、アクチュエータ制御信号を入力し アクチュエータ3を駆動するアクチュエータドライバ2 7と、フィルタ出力102をA/D変換器8によりディ ジタル信号に変換する際のサンプリングクロック101 を生成する PLL制御手段 16と、再生信号振幅を適正 値に制御するためのAGC制御手段12と、スイッチ回 30 路14の出力電流を積分し、VGA6のゲイン調整用の コントロール電流を出力する積分器15とを有する。

【0006】図15において、データを再生する際に は、磁気ヘッド2から再生された電気信号がプリアンプ 4、VGA6、フィルタ7を介してA/D変換器8によ りディジタル信号に変換される。フィルタ出力102を A/D変換器8によりディジタル信号に変換するタイミ ングはPLL制御手段16により適正位相に制御されて おり、A/D変換器の出力は波形等化器10、PR処理 器11を介した後、ビタビ復号器18により復号され、 復調器19により復調された後に、ディスクコントロー ラ24へ転送される。AGC制御は、VGA6のゲイン を適正値に制御する。

【0007】従来の磁気ディスク装置において、PRM L信号処理方式を採用するには、A/D変換器が必要と なる。しかし、高速、高精度なA/D変換器は、消費電 力が大きい。しかも、データ転送速度の高速化が急激に 進み、取扱う信号の周波数が高くなる。すなわち、広帯 域で高精度なアナログ回路や高速動作可能なディジタル 回路が必要となり、必然的に消費電力が増大して、リー 50 に基づいてディジタルデータに変換するA/D変換器

ド/ライト信号処理系LSIの1チップ化が困難とな る。そこで、従来は、A/D変換器を外付けにしたり、 多チップで構成することで対処していた。

【0008】図16に示すように、磁気ディスク装置の リード/ライト信号処理系回路は、アナログ信号を扱う A/D変換器などを集積したアナログ系LSIと、ディ ジタル信号を扱う波形等化器などを集積したディジタル 系LSIとの2チップ構成とされていた。

[0009]

【発明が解決しようとする課題】従来のA/D変換器を 用いた信号処理系半導体集積回路では、次に示す問題を 有する。

【0010】従来の半導体技術によりは、データ転送速 度がおよそ80Mビット/秒以上では複数のLSIで構 成されるため、LSI間での入出力信号のための入出力 バッファの消費電力が大きいという問題がある。複数の LSIで構成すると、入出力間での高速データ系信号に ロスが発生し、データ転送の高速化が困難になるという 問題がある。すなわち、A/D変換器のサンプリング性 能は、データ転送速度とともに低下する。従来の信号処 理系半導体集積回路では、データ転送速度がおよそ80 Mビット/秒以上ではA/D変換器のビット数を6ビッ ト以上としているため、消費電力の面から1チップ化が 極めて困難である。

【0011】そこで、本発明は、高精度なデータサンプ リングを行なうことのできる復号回路および再生装置を 提供することを目的とする。また、復号回路および再生 装置において、高速データ転送化、低消費電力化を図る ことを目的とする。

[0012]

40

【課題を解決するための手段】本発明は、上記目的達成 のために、符号化されたデータが記録されている記録媒 体から信号を読み出す読み出し手段と、前記読み出し手 段により読み出された信号を、アナログ信号においてP R (Partial Response) 処理を施すPR処理手段と、前 記PR処理手段により処理された信号を、基準クロック のタイミングに基づいてディジタルデータに変換するA /D変換器と、前記A/D変換器により変換されたディ ジタルデータを波形等化する波形等化手段と、前記波形 等化手段により波形等化されたディジタルデータを復号 する復号手段と、前記波形等化手段により等化されたデ ィジタルデータに基づいて前記基準クロックの生成を行 なうPLL手段とを有する。

【0013】また、データが記録されている記録媒体か ら信号を読み出す読み出し手段と、前記読み出し手段に より読み出された信号を、前記基準クロックに基づいて サンプルし、当該サンプルした信号をホールドするサン プル/ホールド手段と、前記サンプル/ホールド手段に よりホールドされた信号を、基準クロックのタイミング

5

と、前記A/D変換器により変換されたディジタルデータを波形等化する波形等化手段と、前記波形等化手段により波形等化されたディジタルデータについてPR (Partial Response) 処理を行ない、当該PR処理されたディジタルデータを出力するPR処理手段と、前記PR処理手段より出力されたディジタルデータを復号する復号手段と、前記波形等化手段により等化されたディジタルデータに基づいて前記基準クロックの生成を行なうPLL手段とを有する。

【0014】また、符号化され、変調された信号を基準 10 クロックに基づいて復号化する復号方法としては、符号化され、変調された信号を入力するステップと、入力した信号を前記基準クロックに基づいて遅延させるステップと、当該遅延させた信号と、前記入力した信号とをアナログ信号として加算するステップと、当該加算した信号を、前記基準クロックに基づいてディジタル値に変換するステップと、当該変換されたディジタル値に基づいてビタビ復号を行なうステップとを有することができる。

[0015]

【作用】本発明においては、読み出し手段ではデータが記録されている記録媒体から信号を読み出し、PR処理手段では、前記読み出し手段により読み出された信号をアナログ信号のままのPR処理する。A/D変換器では、PR処理手段により処理された信号を、基準クロックのタイミングに基づいてディジタルデータに変換し、波形等化手段がA/D変換器により変換されたディジタルデータを波形等化する。復号手段では、波形等化手段により波形等化されたディジタルデータを復号する。また、PLL手段では、波形等化手段により等化されたディジタルデータに基づいて前記基準クロックの生成を行なう。

【0016】このように、PR処理手段をA/D変換器の前段に配置することで、信号周波数帯域を低くできるため、高精度なデータサンプリングを行なうことのでき、また、高速データ転送に対応することができる。さらに、PR処理手段およびA/D変換器を差動型構成とすることで、高精度なデータサンプリングが可能となり、A/D変換器のビット数を低減でき、波形等化手段などの回路規模も削減できることになる。A/D変換器のビット数を低減することにより、これらの読み出し手段と、PR処理手段と、A/D変換器と、波形等化手段と、復号手段と、PLL手段とを同一チップ上に集積することが可能となる。

数を削減できるので、低消**費電**力化を図ることができる。

【0018】本発明によれば、A/D変換器を備える再生回路として、高集積したA/D変換器内蔵再生用半導体集積回路を構成でき、装置の小型化、高速化、低電力化を図ることができる。

[0019]

【実施例】以下、本発明の実施例を記録再生装置を代表する磁気ディスク装置を例にして説明する。図1は、本 実施例の特徴を示す磁気ディスク装置のブロック構成図 を示している。

【0020】近年、磁気ディスク装置において、復号器 にディジタル値を使用したビタビ復号方式が用いられて いる。ビタビ復号はディジタル的に最尤複号 (ML:Ma ximum Likelihood) を実現する方法の一つであり、時系 列的な再生信号値の組合せを考慮した復号方法である。 ディジタル値を使用したビタビ復号を用いた場合、PL L制御部およびAGC制御部においてもディジタル値を 使用した構成が適している。磁気ディスク装置の信号処 理系にディジタル的な最尤復号を用いた場合、パーシャ ルレスポンス (PR: Partial Response) という、磁気 記録媒体の伝送特性に適合した電力スペクトルを有する 符号形態が併用される。本実施例における磁気ディスク 装置に適合するものとしてPR4 (Partial Response C lass4) があげられる。パーシャルレスポンスと最尤復 号とを併用して磁気ディスク装置の高密度化を実現する 部はPRML (Partial Response Maximum Likelihoo d) と呼ばれる。本実施例における磁気ディスク装置 は、このPRMLを利用した再生装置であって、A/D 変換器においてアナログ信号をディジタル値に変換する 際に、A/D変換器の前段にPR処理部を配置すること によって、帯域を狭くし、高い周波数領域においての雑 音を低く抑え、再生信号のS/Nを高くしている。

【0021】図1に示す磁気ディスク装置は、磁気ヘッ ド2に対して高速回転する磁気記録媒体1と、信号情報 を磁気信号として磁気記録媒体1に記録したり、磁気記 録媒体1上の磁気信号を電気信号に変換する磁気ヘッド 2と、トラッキング制御およびアクセス制御の際に磁気 ヘッド2を移動させるためアクチュエータ3と、磁気へ ッド2へ書き込みデータ信号を送出したり、磁気ヘッド 2から再生された電気信号を増幅するプリアンプ4と、 プリアンプ4によって増幅された信号を常に適正な振幅 に制御し出力する電圧制御型可変ゲインアンプ(VG A)と、VGA6によって一定の振幅に制御された再生 信号のノイズ除去およびアナログ波形等化を行うための アクティブフィルタ7と、PR4処理により帯域制限を 行う帯域制限器30([1+D]回路で構成)と、帯域 制限器30の出力をディジタル信号に変換するためのA /D変換器8と、A/D変換器8によって変換されたデ

ルトランスバーサルフィルタで構成された波形等化器1 0と、波形等化器10の出力に対して、ビタビ復号を行 うビタビ復号器18と、ビタビ復号器18の出力データ に対して復調を行う復調器19と、上位装置であるホス トコンピュータとの間のデータ転送、各ブロックの制御 信号を行なうディスクコントローラ24と、アクティブ フィルタ7のアナログ波形等化しない出力信号をもとに ヘッド位置決めを行なうためのサーボ位置決め検出器2 5と、サーボ位置決め検出器25の出力を入力して、ア クチュエータ制御信号を出力するアクチュエータコント ローラ26と、アクチュエータ制御信号を入力しアクチ ュエータ3を駆動するアクチュエータドライバ27と、 帯域制限器30の出力をA/D変換器8によってディジ タル信号に変換する際の基準クロックロックとなるサン プリングクロックを生成するPLL制御部16と、再生 信号振幅を適正値に制御するためのAGC制御部12 と、ディスクコントローラ24からのデータを符号化す るための変調器23と、再生側でのPR等化とは逆の干 渉特性を与えるためのプリコーダ22と、磁化干渉を補 正するための書き込み補償器21と、ディスクドライブ 20 全体を制御するマイコン28とを有する。

【0022】また、VGA6とアクティブフィルタ7と により、読み出し部5を構成する。さらに、読み出し部 5としては、磁気ヘッド2、アクチュエータ3およびプ リアンプ4を備えるようにしてもよい。ビタビ復号器1 8と復調器19とにより、復号部17を構成する。ま た、AGC制御器13とスイッチ14と積分器15とに よりAGC制御部12を構成し、変調器23とプリコー ダ22と書き込み補償器21とで記録部20を構成して

【0023】図2に、帯域制限器30およびA/D変換 器の構成図を示す。

【0024】帯域制限器30は、アナログ入力信号10 2を1サンプリングクロック分だけ遅延させる遅延回路 111 (D) と、アナログ入力信号102と1サンプリ ングクロック分だけ遅延させた信号とを加算する加算回 路112とを有する。遅延回路は、例えば、サンプル/ ホールド回路をマスター/スレーブ方式にすることによ り構成できる。図3に、サンプル/ホールド回路を利用 した場合の帯域制限器の構成図を示す。図3において、 スイッチ301、2つのコンデンサC1およびアナログ アンプ311によりサンプル回路321を構成し、スイ ッチ302、2つのコンデンサC2およびアナログアン プ312によりホールド回路322を構成している。ス イッチ301は、サンプリングクロック101に従って オン/オフし、これにより、アナログ信号がサンプリン グクロック101のタイミングにしたがってサンプルさ れる。また、スイッチ302は、反転回路303を介し てサンプリングクロック101を入力し、これに従って

たタイミングにしたがってサンプル回路321から出力 された信号をホールドする。これにより、1クロック分 アナログ信号を遅延させることができる。差動型アナロ グ加算器112は、遅延された信号と、アナログ入力信 号102とを加算して出力する。

【0025】また、遅延回路111を、サンプリングク ロックを用いない構成、たとえば、Gmアナログアンプ の回路遅延を用いても良い。この場合の構成を図4に示 す。図4においては、図1および図2に示すサンプリン 10 グクロック101は、帯域制限器30に入力させないよ うにする。図4においては、Gmアナログアンプ401 および2つのコンデンサ11により遅延回路を構成し、 さらに、Gmアナログアンプ402および2つのコンデ ンサ12により遅延回路を構成することにより2段構成 としている。遅延回路の段数は、遅延量によりさらに多 段にすることができる。この場合、遅延時間△tは、相 互コンダンクタンスgm=1/Rとし、コンデンサの容 量をCとすると、回路時定数 $\tau = CR = C \times 1 / gm$ で 表され(ただし、gmは動作電流に比例する)、遅延時 間Δ t は回路時定数 τ に比例する。このため、任意の遅 延時間を設定することができる。

【0026】また、図6に帯域制限器30における信号 の波形を示す。図2において、帯域制限器30は、図6 に示すように、アナログ入力信号102と、1サンプリ ングクロック分だけ遅延させた信号である遅延回路出力 信号a1とを加算回路112により加算し、出力信号a 2を出力するので、アナログ信号で(1+D)の処理を 行なうことになる。

【0027】また、図2においては、A/D変換器8を 30 フラッシュ型の4ビット構成のものを図示しており、A /D変換器8は、コンパレータ回路81とエンコーダ・ ラッチ回路82とを有する。また、本実施例では、A/ D変換器8を差動型回路構成とすることにより、耐ノイ ズ特性を向上させている。A/D変換器8の入力周波数 帯域は、帯域制限器30のPR処理により、狭帯域化さ れるため、A/D変換器8の広帯域化は従来方式に比べ て軽減される。

【0028】図5に、再生信号の周波数スペクトラムの 一例を示す。図5は、A/D変換器図1および図2に示 40 す入力点での再生信号周波数スペクトラムを、帯域制限 器がある場合とない場合とについて表している。ここで は、帯域制限器を図2に示す(1+D)回路として特性 表示している。図5に示すように、A/D変換器の前段 にPR処理を行なうことによって、帯域を狭く(圧縮) する効果が有る。すなわち、高い周波数領域においての 雑音を低く抑えることができ、再生信号のS/Nを高く できる効果が有る。このことは、髙密度記録ができ、大 容量化が実現できることになる。また、ここでは、変調 符号としては8-9変換符号を用いた例を示している。 オフ/オンし、サンプリングクロック101を反転させ 50 8-9変換符号とは、8ビットのデータを9ビットのデ

ータに符号化するものであり、データ"1"とデータ" 1"との間にデータ"O"の数がO~4個に制限され る。例えば、データ転送速度が80Mビット/秒では、 サンプリングクロックfCLKは90MHzとなり、ア ナログ入力信号の周波数は9MHz~45MHzの間で 変化する。

【0029】このように、図3もしくは図4に示すよう な構成により、帯域制限を行なうことができる。

【0030】また、図7に、図1に示す波形等化器10 の回路構成を示す。図7において、波形等化器10は、 9タップ構成とし、遅延回路501~508により、1 クロック分、入力信号をそれぞれ遅延させ、乗算器51 0~518によりあらかじめ設定しておいた係数C1~ C8をそれぞれ乗算し、加算器520によりそれらを加 算する。乗算器510~518のそれぞれに設定される 係数C1~C8の値は、例えば、C4を1とし、C3お よびC5を0.5とし、C2およびC6を0.25と し、C1およびC7を0. 125とし、C0およびC8 を0.0625として、左右対称となるように設定する ことにより、波形を等化することができる。また、A/ D変換器8の並列出力のビット数にあわせて備え、遅延 回路501~508、乗算器510~518および加算 器520は、それぞれ備えられる。これにより、波形等 化器10は、A/D変換器8から出力されたディジタル 値を波形等化して出力することができる。

【0031】本実施例の構成では、A/D変換器8の前 段にPR処理を行なう帯域制限器30を備えるため、S /Nの劣化度が低く抑えることができ、A/D変換器8 でのデータサンプリングが高精度に行なえる。すなわ ち、量子化誤差を低く抑えることができることになる。 また、本実施例は、データ転送速度が高くなるほどに有 効となるものである。

【0032】さらに、磁気ディスク装置では、磁気記録 媒体1を有効に使用するため、磁気記録媒体1の内周と 外周とで記録密度が略一定となるようなゾーン記録方式 を採用する機種が多数を占めるようになってきている。 この記録方式を実用するためには、アクティブフィルタ が必要になる。本実施例においては、アクティブフィル タの構成を図8に示すような構成とする。図8にアクテ ィブフィルタのブロック構成図を示す。

【0033】図8においては、2次のローパスフィルタ 601、605および606と1次のローパスフィルタ 608とにより、7次のローパスフィルタを構成してお り、ゾーン記録方式では、各ゾーン毎に記録再生周波数 を変化させているため、各ゾーンでカットオフ周波数お よびアナログ波形等化量を切り替える必要がある。各ゾ ーンに対応したレジスタ情報に従い、fc制御回路60 9および611と、ゲイン制御回路610とを介して、 2次のローパスフィルタ601、605および606と

10 よびアナログ波形等化量をそれぞれ切り替えることがで きる。

【0034】このようなアクティブフィルタを備えるこ とにより、ゾーン記録方式を実現することができる。

【0035】つぎに、図1に示した本発明の磁気ディス ク装置の動作を説明する。図1において、磁気記録媒体 1から磁気ヘッド2によって再生されたユーザデータ領 域および I D領域の再生信号は、プリアンプ4によって 増幅され、VGA6によって一定の振幅に制御され、ア クティブフィルタ7によって高域ノイズのカットおよび アナログ波形等化される。帯域制限器30でアナログ信 号によりPR処理が行なわれ、A/D変換器8によって ディジタル信号に変換され、波形等化器10によって高 精度に波形等化され、ビタビ復号器18によって復号さ れ、復調器19によって復調され、ディスクコントロー ラ24へ取り込まれる。ID領域の復調信号は、ディス クコントローラ24によって記録時もしくは再生時のア クセス時の制御に使用される。AGC制御は、A/D変 換器8によってディジタル信号に変換されたサンプル値 を用いて、VGA6のゲインを調整することで行う。ま た、A/D変換器8によってディジタル信号に変換する 際の基準クロックであるサンプリングクロック101 は、PLL制御部16によって位相制御されており、再 生信号102に同期するように位相調整される。一方、 サーボ領域においては、サーボ位置決め検出部25によ って、ヘッドの位置情報が復調され、アクチュエータコ ントローラ26にシリンダ番号値、トラッキング誤差信 号値として取り込まれる。AGC制御は、A/D変換器 8によってディジタル信号に変換されたサンプル値を用 30 いて、VGA6のゲインを調整することで行う。また、 A/D変換器8によってディジタル信号に変換する際の サンプリングクロック101は、PLL制御器16によ って制御されている。アクセスを行う際には、ディスク コントローラ24の命令により、アクチュエータコント ローラ26を制御し、アクチュエータコントローラ26 はサーボ位置決め検出器部からの出力信号を用いて移動 速度と移動トラック数とを計算し、この計算値に基づい てアクチュエータドライバ27を介してアクチュエータ 3を駆動し、磁気ヘッド2のポジショニング制御を行 う。

【0036】本実施例では、PR等化を例に説明した が、EPR (Extended PR) やEEPR (E x tended EPR) に適用しても良い。EPR等 化に適用する場合には、PR処理は(1+D)回路と (1+D) 回路とをシリーズに接続する構成とすること ができる。

【0037】本実施例によれば、A/D変換器の前段の アナログ信号においてPR処理を行なうことによって、 帯域を狭くし、高い周波数領域においての雑音を低く抑 1次のローパスフィルタ608とのカットオフ周波数お 50 えることができ、再生信号のS/Nを高くできる。

【0038】さらに、高速データ転送に対応するためには、信号処理機能を1チップのLSIに高集積することが不可欠である。この場合、アナログ回路とディジタル回路とが混在することから、ディジタル回路などから発生するノイズがアナログ性能を低下させてしまう問題が有る。この問題を解決する方策として、A/D変換器8の差動入力型回路構成が有効ではあるが、入力信号がラダー抵抗を通過するため、入力信号周波数が高いものには対処することが極めて困難となる。本実施例では、入力信号周波数成分を従来方式に比べ大幅に低減できるた10め、高速データ転送にも対応でき、かつ、高精度サンプリングが実現できる。

【0039】上述した効果によりサンプリング誤差が低減でき、その結果、S/N劣化度を大きく改善することが可能となる。

【0040】例えば、従来、6ビットで構成していたA/D変換器を性能劣化を招かず、すなわち、有効ビットを維持しつつ5ビットまたはそれ以下のビット数で構成できる。この結果、回路規模、消費電力、チップサイズをそれぞれ低減でき、その効果は、極めて大きい。具体 20的には、5ビットに構成すれば、図9に示すように、読みだし部と、A/D変換器と、波形等化部と、復号部と、PLL部と、AGC制御部と、記録部とを少なくとも1チップに集積可能となり、高速データ転送に対応できることになる。

【0041】つぎに、第2の実施例を図10を参照して 説明する。

【0042】図10は、第2の実施例の特徴を示す磁気ディスク装置のブロック構成図を示している。第2の実施例においては、A/D変換器においてアナログ信号を 30 ディジタル値に変換する際に、A/D変換器の前段にサンプルホールド回路を備え、サンプルホールド回路によりDC的なレベルにして、A/D変換器におけるサンプリング誤差を極力小さくしている。

【0043】図10に示す構成において、図1に示す構成と異なるのは、アクティブフィルタ7の出力をサンプリングクロックによってサンプル/ホールドを行なうためのサンプル/ホールド回路31を有することであり、また、A/D変換器8の後段に、A/D変換器8によって変換されたディジタル信号のナイキスト等化を行うためにディジタルトランスバーサルフィルタの波形等化器10と、PR処理のため量子化出力の帯域制限を行うPR処理器11([1+D]回路で構成)とを有することである。

【0044】図11に、本実施例の差動型のサンプル/ホールド回路31と、A/D変換器8とのブロック構成図を示す。図11に示すサンプル/ホールド回路31は、前述した第1の実施例における図3に示すようなサンプル/ホールド回路を利用することができる。

【0045】図11において、A/D変換器8は、たと 50

12

えば、4ビットのフラッシュ型でコンパレータ回路と、 エンコーダ/ラッチ回路とで構成している。すなわち、 15個のコンパレータ回路の出力はエンコーダ/ラッチ 回路に入力され、4ビットのディジタル出力信号として 後段の波形等化器10に送られる。本実施例では、コン パレータ回路の前段にサンプル/ホールド回路31を付 加することで、高周波の入力信号に対してもA/D変換 器におけるサンプリング誤差を極力小さくすることがで きる。また、本実施例では、A/D変換器8の入力周波 数は、サンプル/ホールド回路31により、DC的なレ ベルとなり、A/D変換器8の高速サンプリングが容易 に実現できる。すなわち、サンプル/ホールド回路31 を設けることで、A/D変換器を差動型回路で構成で き、耐ノイズ特性を向上させることができる。ここで、 回路間でのノイズ干渉を極力低減するためには、サンプ ル/ホールド回路31とA/D変換器8の電源端子との グランド端子を共通として、他の回路ブロックと分離す ることも大切である。

【0046】図12に、A/D変換器のAC特性の一つであるS/N劣化度の評価結果の一例を示す。図12に示すように、サンプル/ホールド回路31をA/D変換器の前段に備える場合と備えない場合とのS/N劣化度を比較することにより、アナログ入力信号の入力周波数に対するサンプル/ホールド機能の効果がわかる。図12においては、入力周波数をサンプリングクロックで規格化している。また、変調符号としては8-9変換符号を用いた例を示している。データ転送速度が80Mビット/秒ではサンプリングクロックfCLKは90MHzとなり、アナログ入力信号の周波数は9MHz~45MHzの間で変化する。

【0047】図12に示すように、A/D変換器は、入 力周波数が高くなるのに従い、S/N劣化度は増大す る。すなわち、ACダイナミック精度は信号周波数が高 くなるほど低下し、有効ビット数が少なくなることにな る。そこで、サンプル/ホールド回路を備えることで、 サンプリング誤差が低減でき、その結果、S/N劣化度 を大きく改善することが可能となる。サンプル/ホール ド機能がある場合と、ない場合を比較すると、高周波入 力範囲である0.5fCLK(45MHzに相当)のポ イントでS/N劣化度は約半分に低減される。また、低 周波入力範囲である0.125fCLKでも同様な効果 がある。すなわち、サンプル/ホールド回路31を付加 することで、S/N劣化度を低く抑えることが可能とな ることから、従来、サンプル/ホールド機能なしで、6 ビットで構成していたA/D変換器を性能劣化を招かず に、5ビットまたはそれ以下のビット数に削減できる。 この結果、回路規模、消費電力、チップサイズをそれぞ れ低減でき、さらには、高速データ転送を実現でき、そ の効果は極めて大きい。

【0048】本実施例においては、PR等化を例に説明

したが、EPR(ExtendedPR)やEEPR(Extended EPR)に適用しても良い。EPR等化に適用する場合には、PR処理器は(1+D)回路と(1+D)回路とをシリーズに接続する構成をとることができる。すなわち、PRML信号処理方式、EPRML信号処理方式、EPRML信号処理方式、に用できる。

【0049】また、図13に示すように、第1の実施例における帯域制限器30と、第2の実施例におけるサンプル/ホールド回路31との両方を、A/D変換器8の 10前段に備えるようにしてもよい。これにより、さらに、S/N劣化度を低く抑えることが可能となる。

【0050】図14に、従来例と比較した場合の本発明 の低消費電力効果の一例をしめす。図14において、従 来例としては、図15に示す構成においてA/D変換 器、等化器、ビタビ復号器およびその他のディジタル回 路を6ビット構成とし、全体のパワーを1.00とした ときの各ブロックにおけるパワー比を示している。ま た、図14において、図1に示す第1の実施例の構成に おいては、従来技術と同じデータ転送速度にする場合 に、A/D変換器(差動型)、等化器、ビタビ復号器お よびその他のディジタル回路を5ビット構成としたとき に、従来技術における構成の全体のパワーを1.00と してそのパワー比をそれぞれ示している。さらに、図1 4において、図10に示す第2の実施例の構成において は、従来技術と同じデータ転送速度にする場合に、A/ D変換器(差動型)、等化器、ビタビ復号器およびその 他のディジタル回路を4ビット構成としたときに、従来 技術における構成の全体のパワーを1.00としてその パワー比をそれぞれ示している。

【0051】従来例の消費電力を1.00とした場合に比べ、本発明の第1の実施例では0.85であり、約15%の削減が見込める。また、本発明の第2の実施例では、0.65となり、約35%の削減効果がある。さらに、各実施例によれば、低消費電力化に伴いチップ面積の削減効果もあり、最終的には、低コスト化が図られる。

【0052】第1および第2の実施例によれば、A/D 変換器の前段のアナログ信号でPR処理を行なうことにより、周波数帯域を低くできるため、高精度なデータサ 40 ンプリングが可能となり、高速データ転送に対応することができる。さらに、A/D変換器を差動型構成とすることで、高精度なデータサンプリングが可能となり、A/D変換器のビット数を低減でき、波形等化部などの回路規模も削減できることになる。すなわち、ビット数を少なくすることにより、図9に示すように、少なくとも、読み出し部と、A/D変換器と、波形等化部と、復号部と、PLL部と、AGC部と、記録部とを同一チップ上に高集積可能となり、リード/ライト信号処理の高速化、高精度化が実現できる。

14

【0053】また、第2の実施例によれば、A/D変換器の前段に、サンプル/ホールド回路を設けることで、高速データ転送に対応できる。さらに、サンプル/ホールド回路およびA/D変換器を差動型回路構成とすることで、高精度なデータサンプリングが可能となる。その結果、A/D変換器のビット数を削減できることになる。

【0054】また、各実施例によれば、高集積したA/ D変換器内蔵記録再生用半導体集積回路を構成でき、記 録再生装置の小型化、高速化、低電力化を図ることがで きる。

[0055]

【発明の効果】本発明によれば、A/D変換器を備える 再生回路またはA/D変換器内蔵記録再生用半導体集積 回路において、高精度にデータサンプリングを行なうこ とができる。これにより、高速データ転送化、低消費電 力化、低コスト化を実現できる。

【図面の簡単な説明】

【図1】第1の実施例における磁気ディスク装置のブロック図。

【図2】第1の実施例における差動型データサンプリング回路構成図。

【図3】第1の実施例における帯域制限器の回路構成図。

【図4】第1の実施例における帯域制限器の他の回路構成図。

【図5】第1の実施例における再生信号の周波数特性を 示す説明図。

【図6】第1の実施例における帯域制限器での信号波形 30 を示す説明図。

【図7】第1の実施例における波形等化器の回路構成図。

【図8】第1の実施例におけるアクティブフィルタのブロック構成図。

【図9】第1の実施例における磁気ディスクのLSIの配置図。

【図10】第2の実施例における磁気ディスク装置のブロック図。

【図11】第2の実施例における差動型データサンプリング回路構成図。

【図12】第2の実施例におけるA/D変換器のAC特性を示す説明図。

【図13】帯域制限器およびサンプル/ホールド回路を備える場合の他の実施例の構成図。

【図14】第1の実施例および第2の実施例における低 消費電力効果を示す説明図。

【図15】従来における磁気ディスク装置のブロック 図

【図16】従来における磁気ディスク装置のLSIの配 50 置図。


【符号の説明】

1…磁気記録媒体、2…磁気ヘッド、3…アクチュエータ、4…プリアンプ、6…VGA、7…アクティブフィ

ルタ、8…A/D変換器、10…波形等化器、11…P R処理器、31…サンプル/ホールド回路、30…帯域 制限器。

16

【図1】




【図13】

13



【図2】 本発明の差動型データサンブリング回路構成(図2)




【図4】

【図5】


【図3】

帯域制限器サンプルネールド回路の回路構成図(図る)




【図6】

【図7】




【図9】




【図11】


図9




本発明の差動型データサンプリング回路構成(図11)




【図8】 アクティブフィルタのブロック構成図(図8)



【図12】 A/D 変換器の A C 特性 (図12)





【図10】 本発明の磁気ディスク装置のブロック図 (図10)



【図16】

図16






【図14】 本発明の低消費電力効果(図14)

	従 来 例		本 発 明 例			
項目			第1の実施例		第2の実施例	
	構成	パワー 比	構成	バワー 比	構成	パワー 比
アクティブ フィルタ	・7 次 ・イクイ リップル型 ・ブースト 機能なし	0.08	・7 次 ・イクイ リップル 型 ・ブースト 機能あり	0.11	ア 次 イ イ イ リップ ル 型 ・	0.11
AD 変換器	6 ビット S/H 機し ングル エンド型	0.30	·5 ビット ·S/H機能 あり ・差動型	0.20	·4ビット ·S/H 機能 あり ・差動型	0.10
その他 アナログ回路	~	0.15	—	0.15	~	0.15
等化器	·6 ビット ·9 タップ	0.18	・5 ビット ・9 タッブ	0.15	・4 ビット ・9 タップ	0.11
ビタビ復号器	.6 ヒット	0.07	・5 ビット	0.05	・4ビット	0.03
その他 デジタル回路	・6ビット基本	0.22	・5ビット基本	0.19	・4 ビット基本	0.15
숨 計	2 チップ	1.00	ーチップ	0.85	 チップ	0.65

【図15】



フロントページの続き

(72)発明者 三田 誠一

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

(72) 発明者 鈴村 伸太郎

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 宮沢 章一

神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

(72)発明者 広岡 嗣喜

神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内